

Teaching online electronics, microcontrollers and programming in Higher Education

Sprzętowa implementacja algorytmów

5. DCM - menedżer (syntezer) sygnałów zegarowych.

Lider projektu: Politechnika Warszawska

Autor: Łukasz Mik

Akademia Nauk Stosowanych w Tarnowie



Declaration

This laboratory instruction has been prepared in the context of the ENGINE project. Where other published and unpublished source materials have been used, these have been acknowledged.

Copyright

© Copyright 2021 - 2023 the ENGINE Consortium

Warsaw University of Technology (Poland) International Hellenic University (IHU) (Greece) European Lab for Educational Technology- EDUMOTIVA (Greece) University of Padova (Italy)

University of Applied Sciences in Tarnow (Poland)

All rights reserved.



This document is licensed to the public under a Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License.

Funding Disclaimer

This project has been funded with support from the European Commission. This report reflects the views only of the author, and the Commission cannot be held responsible for any use which may be made of the information contained therein.

I. Dystrybucja i zarządzanie sygnałami zegarowymi w rodzinie układów Spartan-3.

Z punktu widzenia projektanta system cyfrowego, wykorzystującego układy FPGA, jest odpowiednie taktowanie wszystkich elementów składowych tego systemu. Elementy logiczne rozmieszczone na powierzchni struktury półprzewodnikowej, ze względu na budowę wewnętrzną FPGA, nie są taktowane jednocześnie. Na czas dystrybucji sygnału mają wpływ następujące czynniki:

- długość trasy odległość między źródłem a celem
- rodzaj trasy zależny od zasobów połączeniowych, wykorzystanych do transportu sygnału
- liczba wejść taktowanych jednocześnie w danym segmencie ścieżki połączeniowej

Żeby zapobiec ryzyku zaniku efektu synchronizacji w układach FPGA stosuje się globalne linie zegarowe oznaczone jako GCLKx, gdzie x to numer linii. Przypisanie linii rozprowadzającej sygnał zegarowy do wyprowadzenia GCLK jest informacją dla programu projektowego, że użytkownik chce wykorzystać globalna linię zegarową.

Dodatkowo, aby zminimalizować wpływ niedoskonałości architektury FPGA na jakość implementowanych w nich projektów, firma Xilinx wyposażyła układy Spartan 3A w bloki DCM (ich liczba zależy od zasobów logicznych FPGA).



Schemat blokowy DCM w układach Spartan 3

DCM składa się z 4 podstawowych elementów: syntezera częstotliwości DFS (*Digital Frequency Synthesizer*), pętli DLL (*Delay Locked Loop*), programowalnego przesuwnika fazy (*Phase Shifter*) oraz zespołu logiki *Status Logic*.

Przy użyciu DCM jest możliwe kompensowanie różnicy faz sygnałów zegarowych w fizycznie różnych miejscach krzemowej struktury układu. Dzięki wbudowanej pętli DLL z regulowana linia opóźniajaca jest możliwe syntezowanie wewnetrznych sygnałów zegarowych (w tym mnożenie lub dzielenie częstotliwości sygnału zegarowego podłączonego z zewnątrz). Sygnał wejściowy dla DLL jest podawany na wejście CLKIN. Wejście CLKFB służy do opcjonalnego podania sygnału zwrotnego dla pętli sprzężenia zwrotnego, dzięki czemu blok DLL może monitorować jakość generowanego sygnału taktującego. Blok DLL wyposażono w cztery wyjścia sygnałów będących kopiami sygnału z wejścia CLKIN, z czego 3 sa przesuniete w fazie względem niego o: 90°, 180° i 270°. Na tych wyjściach jest możliwe uzyskanie sygnałów o wypełnieniu 50% pod warunkiem ustawienia parametru DUTY CYCLE CORRECTION na TRUE. Na wyjściach CLK2X i CLK2X180 jest generowany sygnał o wypełnieniu 50%, częstotliwości dwukrotnie wyższej niż częstotliwość sygnału wejściowego i fazach 0° i 180°. Na wyjściu CLKDV można uzyskać sygnał o częstotliwości podzielonej przez następujące wartości: 1.5, 2, 2.5, 3, 3.5, 4, 4.5, 5, 5.5, 6, 6.5, 7, 7.5, 8, 9, 10, 11, 12, 13, 14, 15 lub 16. Współczynnik wypełnienia sygnału na tym wyjściu wynosi 50%, gdy współczynnik podziału jest liczbą całkowitą.

Sygnały na wyjściach CLKFX i CLKFX180 (przesunięte względem siebie o 180°) są generowane za pomocą syntezera częstotliwości DFS, na podstawie sygnału podawanego na wejście CLKIN. Zakres dopuszczalnych częstotliwości wejściowych syntezera zawiera się w przedziale od 1 do 280 MHz. Częstotliwość sygnału na wspomnianych wyjściach otrzymuje się przez podzielenie lub pomnożenie częstotliwości sygnału wejściowego zgodnie ze wzorem:

$$f_{CLKFX} = f_{CLKIN} \times M/D$$

gdzie: $M = \{2 \dots 32\}, D = \{1 \dots 32\}$

Blok DCM jest wyposażony również w wejście zerujące RST, które przywraca konfigurację domyślną (zdefiniowaną przez użytkownika) oraz wyjście LOCKED, służące do sygnalizacji zsynchronizowania się DLL z sygnałem na wejściu CLKIN.

W zaawansowanych projektach (przy wysokich częstotliwościach taktowania) konieczne jest zastosowanie przesuwnika fazy, który może być sterowany dynamicznie. Na etapie tego kursu nie będzie on jednak wykorzystywany.

II. Zwiększanie częstotliwości sygnału zegarowego za pomocą bloku DCM.

Tworzymy nowy projekt o nazwie *dcm_test1* w ISE WebPack wprowadzając odpowiednie parametry docelowego układu FPGA. Tworzymy nowy plik źródłowy VHDL (VHDL Module) o nazwie *higher_freq*. W jednostce projektowej dodajemy jeden port wejściowy o nazwie CLK i jeden wyjściowy o nazwie LED. Po dodaniu portów deklaracja jednostki projektowej wraz z częścią nagłówkową będzie wyglądała następująco:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity higher_freq is
    port ( CLK : in std_logic;
        LED : out std_logic);
end higher_freq;
```

W kolejnym kroku dodajemy plik UCF z przypisaniem portów jednostki do pinów FPGA. Przy tworzeniu nowego pliku źródłowego należy wybrać *Implementation Constraints File* i jako nazwę pliku wpisać *higher_freq*. W utworzonym pliku należy dodać 2 linie z przypisaniem pinów.

NET "CLK" LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz; NET "LED" LOC = P46 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;

Po prawidłowym dodaniu plików okno z podglądem plików źródłowych powinno wyglądać następująco:



Jak można zauważyć nazwa projektu nie musi się pokrywać z nazwą plików źródłowych. Nazwy plików źródłowych również nie muszą się pokrywać z nazwą jednostki projektowej. Taki styl nazewnictwa plików ułatwia tylko pracę z projektami zawierającymi wiele komponentów. W kolejnym kroku dodajemy do projektu gotowy blok IP Core przy użyciu narzędzia *IP (CORE Generator & Architecture Wizard)*. Klikając prawym klawiszem w oknie *Sources* lub wybierając z menu poziomego opcję *Project* \rightarrow *New Source* ... Następnie wybieramy opcję *IP (CORE Generator & Architecture Wizard)* i wpisujemy *dcm_instance* jako nazwę pliku.

Mew Source Wizard - Select Source Type	×
BMM File IP (CORE Generator & Architecture Wizard) MEM File Schematic Implementation Constraints File State Diagram Test Bench Waveform User Document Verlog Module Verlog Test Fixture VHDL Module VHDL Module VHDL Library VHDL Dackage VHDL Test Bench	Ele name: dcm_instance Logation: C:\Xilinx_work\dcm_test1
More Info	< Back Next > Cancel

Po kliknięciu przycisku *Next* i przejściu do następnego okna rozwijamy grupę *FPGA Features and Design* \rightarrow *Clocking* \rightarrow *Spartan 3E, Spartan 3A* i wybieramy opcję *Single DCM SP.*

> New Source Wizard					×
←Select IP Create Coregen or Architecture Wizard IP Core.					
View by Function View by Name					
Name	Version	AXI4	AXI4-Strea	m AX	^
Spartan-3E, Spartan-3A Board Deskew with an Internal Deskew (DCM_SP) Cascading in Series with Two DCM_SP Clock Forwarding / Board Deskew (DCM_SP) Clock Switching with Two DCM_SPs Single DCM_SP Virtex-4	13.1 13.1 13.1 13.1 13.1 13.1				v
<				>	
Search IP Catalog:				Clear	
All IP versions	0	nly IP co	o <u>m</u> patible with	n chosen (part
More Info	< <u>B</u> ack		<u>N</u> ext >	C	ancel

Po chwili otworzy się okno z wyborem typu pliku wyjściowego – należy wybrać VHDL i kliknąć *OK*, po czym otworzy się okno z ustawieniami bloku DCM.

Real Setup Xilinx Clocking Wizard - General Setup	Х			
CLKIN CLKFB DCM RST PSEN PSINCDEC PSCLK	CLK90			
Input Clock <u>Fr</u> equency 12 M <u>H</u> z O n <u>s</u> Val	use Shift 2e: NONE ✓ Lue: 0 ≑			
CLKIN Source	Feedback Source			
External	◯ External			
Single	Single			
O Differential	 Differential 			
Divide By <u>V</u> alue	Feedback Value			
2				
Use Dut <u>y</u> Cycle Correction				
More Info Advanced	< Back Next > Cancel			

W tym oknie wpisujemy częstotliwość wejściowego sygnału zegarowego: 12 MHz. Odznaczamy linie RST i LOCKED (nie będziemy z nich korzystać) oraz zaznaczamy linię CLKFX – wyjście zegara o wyższej częstotliwości. Po zatwierdzeniu ustawień przyciskiem *Next*, zatwierdzamy w kolejnym oknie użycie globalnych buforów dla wskazanych w bloku DCM linii zegarowych. W kolejnym oknie pojawi się konfiguracja syntezera częstotliwości (DFS). Ustawiamy docelową częstotliwość wyjściową na poziomie 50 MHz.

nputs for Jitter Calculations Input Clock Frequency: 12 <u>U</u> se output frequency	MHz	
50 O Use Multiply (M) and D] ● M <u>H</u> z ○ <u>n</u> s vide (D) values	
M 4	D 1 🗘	

Po przejściu dalej pojawi się okno z podsumowaniem ustawień DFS.

```
Block Attributes:

Attributes for DCM_SP, blkname = DCM_SP_INST

CLKFX_DIVIDE = 6

CLKFX_MULTIPLY = 25

CLKIN_PERIOD = 83.333
```

Współczynnik dzielenia częstotliwości sygnału zegarowego z wejścia CLKIN został ustawiony na 6 natomiast współczynnik mnożenia na 25. Częstotliwość na wyjściu CLKFX będzie w takim przypadku wynosić: f_{CLKFX} = 12 MHz x (25/6) = 50 MHz, czyli tyle ile podaliśmy w oknie konfiguracyjnym. Po prawidłowym wygenerowaniu bloku DCM do projektu zostanie dodany plik o nazwie *dcm_instance.xaw*. Przez podwójne kliknięcie na nazwę tego pliku ponownie wejdziemy do trybu konfiguracji DCM. Jeśli zaznaczymy nazwę pliku to w oknie *Processes* możemy uruchomić podgląd szablonu komponentu, który trzeba wstawić do pliku z opisem architektury.



W oknie edycyjnym otworzy się zawartość pliku *dcm_instance.vhi* z której kopiujemy ten fragment:

```
COMPONENT dcm_instance
PORT(
        CLKIN_IN : IN std_logic;
        CLKFX_OUT : OUT std_logic;
        CLKIN_IBUFG_OUT : OUT std_logic;
        CLK0_OUT : OUT std_logic
        );
END COMPONENT;
```

Następnie wklejamy go do wnętrza architektury w części deklaracyjnej tj. przed słowem kluczowym *begin* rozpoczynającym opis behawioralny.

Do przetestowania poprawności działania projektu zdefiniujemy wewnątrz architektury sygnał o nazwie *clk_50MHz*, który podłączymy do wyjścia CLKFX_OUT bloku DCM. Następnie wstawimy proces, który na liście wrażliwości będzie miał sygnał *clk_50MHz*, a zadaniem tego procesu będzie generowanie sygnału clk_1Hz o częstotliwości 1 Hz, który bezpośrednio podłączymy do portu wyjściowego LED.

Na końcu będzie potrzebne jeszcze podłączenie bloku DCM do sygnałów wewnątrz architektury. Połączenie wstawionego komponentu odbywa się przez słowa kluczowe **port map**, po których w nawiasie łączy się sygnały w architekturze do portów tego komponentu. Ponieważ będziemy korzystać tylko z linii CLKIN_IN oraz CLKFX_OUT pozostałe możemy zostawić niepodłączone jak pokazano na poniższym przykładzie.

DCM1 : dcm_instance port map(CLKIN_IN => CLK , CLKFX_OUT => clk_50MHz);

Etykieta komponentu np. DCM1 jest niezbędna podczas umieszczania go w projekcie. Kompletny opis architektury przyjmie postać jak na poniższym listingu.

```
architecture Behavioral of higher_freq is
COMPONENT dcm_instance
PORT(
      CLKIN_IN : IN std_logic;
      CLKFX OUT : OUT std logic;
      CLKIN IBUFG OUT : OUT std logic;
      CLK0 OUT : OUT std logic
);
END COMPONENT;
signal clk_50MHz : std_logic := '0';
signal clk_1Hz : std_logic := '0';
begin
process(clk 50MHz)
variable counter_1 : integer := 0;
begin
      if rising_edge(clk_50MHz) then
             if counter 1 < 25000000 then
                    counter 1 := counter 1 + 1;
             else
                    counter 1 := 0;
                    clk 1Hz <= not clk 1Hz;</pre>
             end if;
      end if;
end process;
LED <= clk 1Hz;
DCM1 : dcm_instance port map(CLKIN_IN => CLK , CLKFX_OUT => clk_50MHz);
end Behavioral;
```

Po skompilowaniu projektu i wygenerowaniu pliku konfiguracyjnego należy zaprogramować FPGA i sprawdzić czy dioda LED miga z częstotliwością 1 Hz. Należy pamiętać, że plik konfiguracyjny będzie miał nazwę *higher_freq.bit* (lub *higher_freq.bin* jeśli użytkownik ustawi to w opcjach generatora pliku).

III. Zmniejszenie częstotliwości sygnału zegarowego za pomocą bloku DCM.

Przykład generowania sygnału zegarowego o częstotliwości niższej niż wejściowy sygnał zegarowy omówimy na przykładzie z poprzedniego punktu. W tym celu należy skopiować projekt pod inną nazwą. Z menu *File* wybieramy opcję *Copy Project* ... i w oknie dialogowym, które się pojawi należy podać nową nazwę projektu tj. *dcm_test2*.

Copy Project	X
<u>N</u> ame:	dcm_test2
Location:	C:\Xilinx_work\dcm_test2
Working directory:	C:\Xilinx_work\dcm_test2
Description:	
Source options Keep sources Copy sources Copy files fro Copy Additional	in their current locations s to the new location m Macro Search Path directories Files
Generated files opt	ion rated files from the copy
Copy options	ied project
	OK Cancel Help

Następnie zamykamy bieżący projekt (File \rightarrow Close Project) i otworzyć projekt *dcm_test2*. Ponieważ pliki źródłowe *.*vhd* i *.*ucf* wciąż mają starą nazwę należy je usunąć z projektu. Następnie zmieniamy ich nazwy w folderze projektu na *lower_freq.vhd* i *lower_freq.ucf* i ponownie dodajemy do projektu z nowymi nazwami. Zmieniamy też nazwę jednostki projektowej na *lower_freq*.

```
entity lower_freq is
    port ( CLK : in std_logic;
        LED : out std_logic);
end lower_freq;
```

Następnie klikamy dwukrotnie na plik o nazwie *dcm_instance.xaw* dzięki czemu przejdziemy do okna dialogowego z konfiguracją parametrów bloku DCM. Jedyne co zmieniamy w konfiguracji to częstotliwość sygnału zegarowego na wyjściu CLKFX_OUT. Ustawiamy wartość 5 MHz.

Inputs for Jitter Calculations Input Clock Frequency: 12	2 MHz			
5 O Use Multiply (M) and D	• M <u>H</u> z •	<u>n</u> s		
M 4 ¢	D 1 🛊			

Konfigurator sam obliczy parametry CLKFX_DIVIDE oraz CLKFX_MULTIPLY dla syntezera częstotliwości.

```
Block Attributes:
Attributes for DCM_SP, blkname = DCM_SP_INST
CLKFX_DIVIDE = 12
CLKFX_MULTIPLY = 5
CLKIN_PERIOD = 83.333
```

W starym opisie architektury zmieniamy nazwę sygnału clk_50MHz na clk_5MHz. W procesie generującym sygnał clk_1Hz zmieniamy wartość graniczną licznika z 25000000 na 2500000.

ZADANIA:

- Wykorzystaj wyjścia CLKFX i CLKFX180, do sterowania 2 różnymi diodami LED.
 Pamiętaj o tym, że sterowanie tymi diodami musi odbywać się 2 różnymi sygnałami taktującymi 1 Hz powiązanymi z wymienionymi wyjściami bloku DCM.
- Wykorzystaj wyjścia CLK0, CLK90, CLK180 i CLK270 do sterowania 4 różnych diod LED. Pamiętaj o zależności sygnałów taktujących 1 Hz wspomnianej w poprzednim punkcie.

References

- J. Majewski, P. Zbysiński Układy FPGA w przykładach. Wydawnictwo BTC, Legionowo 2007.
- UG331 Spartan-3 Generation FPGA User Guide https://docs.xilinx.com/v/u/en-US/ds529